Salve,
Il bus AGP lavora su un bus a 32bit a 66,6Mhz la cui quasi totalità delle caratteristiche è stata ereditata dalle specifiche per il PCI66
<b>1x</b> indica che l'AGP trasferisce dati sul fronte di salita del clock a 66,6Mhz, confernedo una banda di 266MB/s
<b>2x</b> indica che l'AGP trasferisce dati su entrambi i fronti del clock a 66,6Mhz, confernedo una banda di 533MB/s
L'AGP 4x, introdotto con la revisione 2.0, incapsula tecniche che consentono caratteristiche aggiunte all'AGP 2x, una tra le quali è la maggior ampiezza di banda ( 4x == 1066MB/s )
Mentre con l'AGP <b>1.0</b> ( 1.0 denota la revisione ) erano permessi trasferimenti 1x e 2x, caricamento texture da memoria principale e sidebanding con la revisione <b>2.0</b> sono stati essenzailmente aggiunti il 4x e i Fast Writes
Oltre a questo anche il connettore AGP ha subito modifiche/aggiunte in base alle revisioni
Es.
Connettore che supporta SOLO schede da 3.3vlt ( 124pin )
---
| |
| |
| |
|*| <- Key 3.3
| |
---
Connettore UNIVERSALE ( 3.3vlt e 1.5vlt ) ( 132pin )
---
| |
| |
| |
| |
| |
---
Connettore che supporta SOLO schede da 1.5vlt ( 124pin )
---
| |
|*| <- Key 1.5
| |
| |
| |
---
Tutto questo è stato detto in maniera alquanto semplificata, i neffetti mentre il segnale dati lavora per esempio a 1.5vlt il clock e i lreset lavorano ancora a 3.3vlt... ecc. ecc.
P.S.
Se ti interessa saperne di più ( voltaggi, implementazione, comandi agp, ecc. ) dovrei avere le specifiche INTEL per l'AGP 2.0
Cordiali Saluti,
Gabriele Beltrame
http://www.drvsource.net